Avansearre ferpakking is ien fan 'e technologyske hichtepunten fan it 'More than Moore'-tiidrek.As chips hieltyd dreger en djoerder wurde om te miniaturisearjen by elke prosesknooppunt, sette yngenieurs meardere chips yn avansearre pakketten, sadat se net langer hoege te striden om se te krimpjen.Dit artikel jout in koarte ynlieding ta 10 fan 'e meast foarkommende termen brûkt yn avansearre ferpakking technology.
2.5D pakketten
It 2.5D-pakket is in foarútgong fan tradisjonele 2D IC-ferpakkingstechnology, wêrtroch finerere line- en romtegebrûk mooglik is.Yn in 2.5D pakket wurde bleate dies steapele of pleatst side-by-side boppe op in interposer laach mei silisium fia vias (TSVs).De basis, of interposer laach, soarget foar ferbining tusken de chips.
It 2.5D-pakket wurdt typysk brûkt foar high-end ASIC's, FPGA's, GPU's en ûnthâldkubes.2008 seach Xilinx har grutte FPGA's ferdield yn fjouwer lytsere chips mei hegere opbringsten en ferbine dizze mei de silisium-ynterposerlaach.2.5D-pakketten waarden sa berne en waarden úteinlik in soad brûkt foar prosessoryntegraasje mei hege bânbreedte (HBM).
Diagram fan in 2.5D-pakket
3D ferpakking
Yn in 3D IC-pakket wurde logyske dieren tegearre steapele as mei opslachstjerren, wêrtroch't de needsaak is om grutte System-on-Chips (SoC's) te bouwen.De die binne ferbûn mei elkoar troch in aktive interposer laach, wylst 2.5D IC pakketten brûke conductive bulten of TSVs te steapele komponinten op de interposer laach, 3D IC pakketten ferbine meardere lagen fan silisium wafers oan komponinten mei help TSVs.
TSV-technology is de kaai ynskeakelje technology yn sawol 2.5D as 3D IC pakketten, en de semiconductor yndustry hat brûkt HBM technology te produsearje DRAM chips yn 3D IC pakketten.
In trochsneed werjefte fan it 3D-pakket lit sjen dat de fertikale ferbining tusken silisiumchips wurdt berikt troch metallyske koperen TSV's.
Chiplet
Chiplets binne in oare foarm fan 3D IC-ferpakking dy't de heterogene yntegraasje fan CMOS- en net-CMOS-komponinten mooglik makket.Mei oare wurden, se binne lytsere SoC's, ek wol chiplets neamd, ynstee fan grutte SoC's yn in pakket.
It opbrekken fan in grutte SoC yn lytsere, lytsere chips biedt hegere opbringsten en legere kosten dan in inkele bleate die.chiplets tastean ûntwerpers te profitearjen fan in breed oanbod fan IP sûnder hoege te beskôgje hokker prosesknooppunt te brûken en hokker technology te brûken om it te meitsjen.Se kinne in breed oanbod fan materialen brûke, ynklusyf silisium, glês en laminaten om de chip te meitsjen.
Chiplet-basearre systemen binne opboud út meardere Chiplets op in tuskenlizzende laach
Fan Out Packages
Yn in Fan Out-pakket wurdt de "ferbining" fan it oerflak fan 'e chip waaid om mear eksterne I / O te leverjen.It brûkt in epoksy moulding materiaal (EMC) dat is folslein ynbêde yn 'e die, elimineert de needsaak foar prosessen lykas wafer bulten, fluxing, flip-chip mounting, skjinmeitsjen, boaiem spuiten en curing.Dêrom is ek gjin tuskenlizzende laach nedich, wat iterogene yntegraasje folle makliker makket.
Fan-out technology biedt in lytser pakket mei mear I/O dan oare pakkettypen, en yn 2016 wie it de technologystjer doe't Apple de ferpakkingstechnology fan TSMC koe brûke om syn 16nm applikaasjeprosessor en mobile DRAM te yntegrearjen yn ien pakket foar iPhone 7.
Fan-out ferpakking
Fan-Out Wafer Level Packaging (FOWLP)
FOWLP technology is in ferbettering op wafer-level packaging (WLP) dat soarget foar mear eksterne ferbinings foar silisium chips.It giet om it ynbêdzjen fan de chip yn in epoksyfoarmmateriaal en dan it bouwen fan in herferdielingslaach mei hege tichtheid (RDL) op it wafelflak en it oanbringen fan solderballen om in rekonstitueare wafel te foarmjen.
FOWLP jout in grut oantal ferbinings tusken it pakket en de applikaasje board, en omdat it substraat is grutter as de die, de die pitch is eins mear ûntspannen.
Foarbyld fan in FOWLP-pakket
Heterogene yntegraasje
De yntegraasje fan ferskate komponinten dy't apart produsearre binne yn gearstallingen op heger nivo kinne funksjonaliteit ferbetterje en bedriuwskarakteristiken ferbetterje, sadat fabrikanten fan semiconductor-komponinten funksjonele komponinten kinne kombinearje mei ferskate prosesstreamen yn ien gearstalling.
Heterogene yntegraasje is gelyk oan systeem-yn-pakket (SiP), mar ynstee fan in kombinearjen meardere bleate dies op ien substraat, it kombinearret meardere IPs yn 'e foarm fan Chiplets op ien substraat.It basisidee fan heterogene yntegraasje is om meardere komponinten te kombinearjen mei ferskate funksjes yn itselde pakket.
Guon technyske boustiennen yn heterogene yntegraasje
HBM
HBM is in standerdisearre stack opslach technology dy't soarget foar hege bânbreedte kanalen foar gegevens binnen in stack en tusken ûnthâld en logyske komponinten.HBM-pakketten stapelje ûnthâld die en ferbine se mei-inoar fia TSV om mear I / O en bânbreedte te meitsjen.
HBM is in JEDEC-standert dy't meardere lagen fan DRAM-komponinten fertikaal yntegreart yn in pakket, tegearre mei applikaasjeprozessors, GPU's en SoC's.HBM wurdt primêr ymplementearre as in 2.5D-pakket foar heechweardige servers en netwurkchips.De HBM2-release behannelet no de beheiningen fan kapasiteit en kloksnelheid fan 'e earste HBM-release.
HBM pakketten
Intermediate Layer
De interposer laach is de conduit troch dêr't de elektryske sinjalen wurde trochjûn út de multi-chip bleate die of board yn it pakket.It is de elektryske ynterface tusken de sockets of Anschlüsse, wêrtroch't de sinjalen wurde ferspraat fierder fuort en ek ferbûn mei oare sockets op it bestjoer.
De interposer laach kin wurde makke fan silisium en organyske materialen en fungearret as in brêge tusken de multi-die die en it bestjoer.Silisium interposer-lagen binne in bewezen technology mei hege I / O-tichtens en TSV-formaasjemooglikheden en spylje in wichtige rol yn 2.5D- en 3D IC-chipferpakking.
Typyske ymplemintaasje fan in systeem partitioned tuskenlizzende laach
Werferdieling laach
De werferdieling laach befettet de koper ferbinings of alignments dy't ynskeakelje de elektryske ferbinings tusken de ferskate dielen fan it pakket.It is in laach fan metallysk as polymear dielectric materiaal dat kin wurde steapele yn it pakket mei bleate die, dus it ferminderjen fan de I / O ôfstân fan grutte chipsets.Werferdieling lagen binne wurden in yntegraal ûnderdiel fan 2.5D en 3D pakket oplossings, wêrtroch't de chips op harren te kommunisearjen mei elkoar mei help fan tuskenlizzende lagen.
Yntegreare pakketten mei help fan werferdieling lagen
TSV
TSV is in wichtige ymplemintaasjetechnology foar 2.5D- en 3D-ferpakkingsoplossingen en is in koperfolle wafel dy't in fertikale ferbining leveret troch de silisiumwafeldie.It rint troch de hiele die foar in foarsjen fan in elektryske ferbining, foarmje de koartste paad fan de iene kant fan de die nei de oare.
Troch-gatten of fias wurde etste oan in bepaalde djipte fan 'e foarkant fan' e wafel, dat wurdt dan isolearre en fol troch deponearje in conductive materiaal (meastentiids koper).Sadree't de chip is fabrisearre, wurdt it tinne fan 'e efterkant fan' e wafel om de fias en it metaal te bleatlizzen dat op 'e efterkant fan' e wafer is dellein om de TSV-ferbining te foltôgjen.
Post tiid: Jul-07-2023