Buried capacitor proses
De saneamde begroeven capacitance proses, is in bepaald kapasityf materiaal mei help fan in bepaalde proses metoade ynbêde yn de gewoane PCB board yn de binnenste laach fan in ferwurkjen technology.
Om't it materiaal in hege kapasitaniteitstichtens hat, kin it materiaal in stroomfoarsjenningssysteem spielje om de rol fan filterjen te ûntkoppelen, sadat it oantal aparte kondensatoren ferminderje, kin it de prestaasjes fan elektroanyske produkten ferbetterje en de grutte fan it circuit board ferminderje ( ferminderje it oantal capacitors op ien boerd), yn kommunikaasje, kompjûters, medyske, militêre fjilden hawwe brede tapassing perspektyf.Mei it mislearjen fan it oktroai fan tinne "kearn" koper-beklaaid materiaal en de fermindering fan kosten, sil it breed brûkt wurde.
De foardielen fan it brûken fan begroeven kondensatormaterialen
(1) Eliminearje of ferminderje de elektromagnetyske coupling effekt.
(2) Eliminearje of ferminderje de ekstra elektromagnetyske ynterferinsje.
(3) Capacitance of leverje instantaneous enerzjy.
(4) Ferbetterje de tichtens fan it bestjoer.
Begroeven capacitor materiaal yntroduksje
Der binne in protte soarten fan begroeven capacitor produksje proses, lykas printsjen plane capacitor, plating plane capacitor, mar de yndustry is mear oanstriid te brûken de tinne "kearn" koper cladding materiaal, dat kin wurde makke troch PCB ferwurkjen proses.Dit materiaal is gearstald út twa lagen fan koper folie sandwiched yn it dielectric materiaal, de dikte fan koper folie oan beide kanten is 18μm, 35μm en 70μm, meastal 35μm wurdt brûkt, en de middelste diëlektric laach is meastal 8μm, 12μm, 24μm, , meastal 8μm en 12μm wurde brûkt.
Applikaasje prinsipe
Buried capacitor materiaal wurdt brûkt ynstee fan skieden capacitor.
(1) Selektearje it materiaal, berekkenje de kapasiteit per ienheid fan oerlaapjende koper oerflak, en ûntwerp neffens de circuit easken.
(2) De capacitor laach moat wurde oanlein symmetrysk, as der twa lagen fan begroeven capacitors, is it better om te ûntwerpen yn de twadde bûtenste laach;as der ien laach fan begroeven capacitors, it is better om te ûntwerpen yn de middlemost.
(3) As de kearn board is tige tin, de ynderlike isolemint skiif moat wêze sa grut mooglik, algemien op syn minst> 0.17mm, leafst 0.25mm.
(4) De dirigint laach oan beide kanten neist de capacitor laach kin net hawwe in grut gebiet sûnder koper gebiet.
(5) PCB grutte binnen 458mm × 609mm (18" × 24).
(6) capacitance laach, de eigentlike twa lagen ticht by it circuit laach (algemien macht en grûn laach), dêrom, it ferlet fan twa ljocht skilderij triem.
Post tiid: Mar-18-2022